對于Ｚｙｎｑ開發(fā)的整套流程和設計，其中硬件資源和軟件設計工具都是并不可少的介紹工具，在嵌入式系統(tǒng)的開發(fā)過程中，必要用到Ｖｉｖａｄｏ軟件工具，這款軟件不同于以前的賽靈思公司開發(fā)的ＩＳＥ，Ｖｉｖａｄｏ工具是ＩＳＥ的全新版本，專門應用在７系列的ＦＰＧＡ開發(fā)板，而Ｚｙｎｑ正是使用的７系列開發(fā)板，可以說Ｖｉｖａｄｏ軟件工具是專門為Ｚｙｎｑ開發(fā)特定打造的。
對于ＦＰＧＡ開發(fā)者而言，“提到賽靈思（Ｘｉｌｉｎｘ）的開發(fā)，人們最新映入眼簾的便是ＩＳＥ，ＩＳＥ學習起來也簡單一些，軟件界面也相對單一，對于Ｖｉｖａｄｏ卻了解的不是很多。
實際上，Ｖｉｖａｄｏ這一款全新的設計軟件于２０１２便由賽靈思公司推出了。雖然說目前從事可編程邏輯工作的開發(fā)者，大多數(shù)使用ＩＳＥ進行硬件處理或者芯片的編寫，未來ＸｉｌｉｎｘＦＰＧＡ開發(fā)環(huán)境的變化趨勢還是很明顯的，可以用Ｖｉｖａｄｏ作為代表的。
嵌入式物聯(lián)網(wǎng)需要學的東西真的非常多，千萬不要學錯了路線和內(nèi)容，導致工資要不上去！
無償分享大家一個資料包，差不多150多G。里面學習內(nèi)容、面經(jīng)、項目都比較新也比較全！某魚上買估計至少要好幾十。加微信領(lǐng)取資料
因此，作為賽靈思ＦＰＧＡ的學習者或開發(fā)者，有必要掌握Ｖｉｖａｄｏ的使用。
對于這款軟件，需要特別強調(diào)一點，Ｖｉｖａｄｏ和ＩＳＥ并不是前后的關(guān)系，沒有升級版本這一說，Ｖｉｖａｄｏ軟件工具是全新版本，是和ＩＳＥ在賽靈思公司的ＦＰＧＡ方面的同一級別的，屬于新的ＦＰＧＡ開發(fā)工具，而且具體地說，雖然Ｖｉｖａｄｏ的出現(xiàn)一定程度上影響了ＩＳＥ的使用范圍，但是ＩＳＥ開發(fā)工具絕對不會因此淘汰，這是不可能的，Ｖｉｖａｄｏ是２０１２年推出的，而此時ＩＳＥ開發(fā)工具也已經(jīng)更新到了ＩＳＥ１４．７，所以說ＩＳＥ和Ｖｉｖａｄｏ是共存的，這樣也更有利于ＦＰＧＡ的開發(fā)）。
在ＩＳＥ中，像ＣｏｒｅＧｅｎｅｒａｔｏｒ、ＸＳＴ等工具是常常出現(xiàn)的，然而在Ｖｉｖａｄｏ中，這些工具是不存在的，可以說Ｖｉｖａｄｏ是賽靈思公司為高端的可編程邏輯器件專門開發(fā)的一種軟件工具。
Ｘｉｌｉｎｘ的２８ｎｍ工藝的７系列ＦＰＧＡ算是高級版的，似乎Ｖｉｖａｄｏ開發(fā)工具就是為它量身打造的一樣，專門支持Ｚｙｎｑ和７系列的ＦＰＧＡ，其它系列的ＦＰＧＡ是不能夠支持的。
通俗的講，Ｖｉｖａｄｏ本身就是賽靈思公司為高端ＦＰＧＡ而生產(chǎn)的集成開發(fā)軟件工具，低端的本來就不做。
而ＩＳＥ開發(fā)工具卻能夠支持ＦＰＧＡ的全部系列。對于開發(fā)者，如果使用７系列的ＦＰＧＡ，Ｖｉｖａｄｏ的開發(fā)效率必然是比ＩＳＥ好很多。
如果使用除了７系列以外的可編程邏輯器件，那么ＩＳＥ是最好的選擇，ＨＬＳ是高層次綜合的簡稱，ＶｉｖａｄｏＨＬＳ軟件Ｖｉｖａｄｏ開發(fā)軟件中自帶的，“綜合”的英文單詞就是“Ｓｙｎｔｈｅｓｉｓ”，有一種稱為ＮＧＣ的特殊網(wǎng)表文件，綜合就是將程序代碼翻譯到其中，這樣才能夠?qū)ζ溥M行實現(xiàn)。
至于“層次”，ＦＰＧＡ設計一般把分為以下幾個級別，分為系統(tǒng)級、ＲＴＬ級、算法級、門級或開關(guān)級。
ＲＴＬ級及以下設計一般認為是可以使用的，“層次”的意思就是用各種各樣的角度來進行描述開發(fā)者打算實現(xiàn)的功能。
采用門級描述的譬如ａｘｏｒｂ，意思就是ａ，ｂ是一個異或門的輸入；而ａ＋ｂ描述采用相對高一點層次。
顯然，描述越困難的是指的越低層次的。
ＨＬＳ就是從高層次描述，之后綜合成可用的網(wǎng)表文件的技術(shù)。這里的“高”指采用Ｃ、Ｃ＋＋等編寫程序，而不是傳統(tǒng)的ＨＤＬ語言。然而，實際上Ｖｉｖａｄｏ套件中是預先采用ＶｉｖａｄｏＨＬＳ這個軟件將Ｃ代碼轉(zhuǎn)換成為ＶｅｒｉｌｏｇＨＤＬ語言代碼或者ＶＨＤＬ語言代碼，之后進行下一步操作的，并不是直接綜合Ｃ代碼。
版權(quán)聲明：本文內(nèi)容由互聯(lián)網(wǎng)用戶自發(fā)貢獻，該文觀點僅代表作者本人。本站僅提供信息存儲空間服務，不擁有所有權(quán)，不承擔相關(guān)法律責任。如發(fā)現(xiàn)本站有涉嫌抄襲侵權(quán)/違法違規(guī)的內(nèi)容， 請發(fā)送郵件至 舉報，一經(jīng)查實，本站將立刻刪除。
